據悉，台積電(2330-TW) 已在埃米級半導體製程領域搶得先機。為解決傳統晶片正面供電與訊號線路爭奪有限布線空間所造成的瓶頸，該公司已經在A16這項2奈米以下的先進製程背面供電技術方面取得優勢。
根據《ETNews》報導，業界消息人士18日透露，台積電已成功開發並驗證A16，成為業界首個導入「超級供電軌」（Super Power Rail，SPR）背面供電架構的埃米級CMOS平台。
此次技術突破的關鍵，在於A16仍保有台積電N2製程強化版N2P的閘極密度與NanoFlex設計彈性。
在傳統半導體晶片中，供電互連與訊號互連均配置於晶片正面。然而，隨著製程節點持續微縮，兩者日益爭奪有限的布線空間，導致線路壅塞加劇，並因電阻增加引發電壓下降（IR Drop）問題
這使背面供電技術受到業界高度重視。其核心概念是將電源配送網路從晶片正面移往背面，讓正面能夠釋放更多空間供訊號線路使用。
不過，過去導入背面供電技術，通常需要大幅調整電晶體布局與標準單元結構。在更先進的製程節點下，若改由晶片背面供電，往往也代表必須捨棄部分既有的標準單元庫與設計方法。
台積電A16的不同之處，在於試圖在解決供電問題的同時，最大程度維持原有設計架構。
報導指出，A16將供電路徑完整移至晶片背面，並透過專用接點（VB）直接連接電晶體的源極與汲極；在此架構下，台積電僅對晶片正面的閘極結構、單元尺寸及布局面積進行「最小」幅度調整，因此仍能維持與既有晶片設計的相容性。
在效能方面，A16相較N2P也具備明顯提升。相同功耗條件下，A16運算速度可提高8%至10%；若維持相同速度，功耗則可降低15%至20%，同時晶片密度提升8%至10%。
這類效能與能源效率改善，尤其適合AI加速器及高效能運算（HPC）等對運算效能與功耗均有高度要求的晶片。A16製程預計於今年第4季開始量產。
背面供電技術的商業化競爭方面，英特爾(INTC-US) 目前布局較早，其PowerVia技術已導入Intel 18A製程量產。
不過，《ETNews》指出，英特爾在測試階段仍須調整既有單元架構，包括修改接腳數量及放寬金屬間距。
據報導，三星電子(005930KS) 也正推動在SF2製程導入背面供電技術，可能採取與英特爾類似的方案。
一名業界人士表示，這項技術突破有助於提升效率，同時降低AI加速器等產品的設計負擔，尤其是這類晶片必須兼顧能源效率與運算效能。在埃米級製程時代，業界競爭已不再局限於製程技術本身，設計生態系也正成為競爭焦點。
※ 本文經「鉅亨網」授權轉載，原文出處
