2026年09月08日（優分析／產業數據中心報導）⸺ 荷蘭半導體設備大廠艾司摩爾ASML(ASML-NL)準備解決High NA EUV導入大型AI晶片的一項關鍵限制。公司計畫與主要晶片客戶合作，導入更大尺寸的光罩，讓新一代High NA EUV曝光機未來也能生產輝達Nvidia(NVDA-US)等業者設計的大型資料中心晶片，並預期相關系統生產效率可提高40%。
目前廣泛使用的EUV曝光機，單一晶片可曝光面積最高約800平方毫米，輝達、Google等業者的大型晶片設計已逐漸逼近這項上限。問題在於，新一代High NA EUV雖然可以製作更精細的線路，原本的曝光面積反而更小。
ASML新一代High NA EUV曝光機可以製作更精細的晶片線路，但現階段受到較小光罩尺寸限制，可曝光的晶片面積反而受限。這意味著High NA雖然能推進先進製程微縮，若要直接應用於大型AI加速器等晶片，仍需要解決曝光面積問題。
ASML現在提出的解決方案，是把High NA EUV使用的光罩進一步放大，使新設備未來能夠製造與現行最大型資料中心晶片相當尺寸的產品。
這項改變對High NA EUV能否擴大進入量產尤其重要。目前英特爾Intel(INTC-US)已使用ASML最新設備生產筆電晶片，但台積電(2330-TW)與三星電子Samsung Electronics(005930-KR)尚未將High NA EUV大規模用於量產。
各家晶片廠的High NA導入時間也逐漸明朗。三星計畫於2028年將High NA EUV導入DRAM量產，SK海力士SK Hynix(000660-KR)同樣以2028年將High NA EUV製程應用於DRAM量產為目標，目前並正在評估參與12吋光罩相關聯盟。
台積電則規劃自2030年開始，將ASML High NA技術導入先進製程大規模量產。從目前時程來看，High NA EUV初期量產需求可能先從記憶體與部分先進製程展開，再逐步擴大至更大型的先進邏輯晶片。
不過，大尺寸光罩真正進入大規模量產仍需要時間。ASML規劃2031年展示採用大型光罩的試產線，並預計2033年讓相關技術具備大規模量產能力。如果大型光罩方案順利落地，High NA EUV的應用範圍將不再侷限於較小晶片，也有機會延伸至大型AI與資料中心處理器。
ASML技術長Marco Pieters表示，若整個產業成功推動這項技術，相關系統的生產效率預計可提高40%，將會是業界的另一次大突破。
對半導體設備產業而言，這也意味著High NA EUV的下一階段競爭重點將從「能否做出更精細線路」，進一步轉向「能否兼顧先進製程、大型晶片與量產效率」。隨著AI晶片尺寸持續擴大，若High NA最終能突破曝光面積限制，其潛在市場將從先進CPU與DRAM進一步延伸至AI加速器等大型高階晶片。
